JSDL2采用高階伺服JSDG2S雙核控制架構(gòu),高效的FPGA電流環(huán)算法,且在生產(chǎn)工藝上導(dǎo)入機器人焊接及自動化測試設(shè)備,除成本更具競爭力,品質(zhì)也有質(zhì)的提升,投入市場后獲得客戶高度認可。
擁有1.5KHz的頻率響應(yīng). 搭配23Bit分辨率. 搭配CANopen/EtherCAT通訊. 內(nèi)建多種應(yīng)用功能 (龍門同動/電子凸輪/全閉回路). Auto-Tuning自動調(diào)適功能進化再升級. 薄型化簡約外觀設(shè)計.